邏輯綜合
編輯邏輯綜合，抽象電路（的操作的描述寄存器傳送級等）的邏輯電路是用于實現設計的步驟。通常，使用諸如VHDL和Verilog之類的硬件描述語言。一些工具會為可編程邏輯設備（例如PAL和FPGA）生成位流。還有一些用于生成ASIC的工具。邏輯綜合是EDA的一部分。
行為綜合
編輯邏輯綜合工具是用于根據RTL描述來綜合門電路（網表）的工具。行為綜??合是一種在上游一級自動化流程的工具。換句話說，它是從以C語言等編寫的算法描述（行為描述）中合成RTL描述的工具。操作描述是以類似于正常軟件程序的處理順序對操作進行的描述。另一方面，（將要綜合的）RTL描述描述了硬件并行操作，可以認為所有語句都在一個時鐘中執行。換句話說，RTL?可以與框圖幾乎一一對應，因此代表了結構，也被稱為“結構描述”。
在行為綜合中，從行為描述（例如C描述）創建數據流圖，并計劃運算符（+，*），數組訪問，輸入/輸出等。有許多工具結合了FSM（有限狀態機）和數據路徑。近年來（2007年），也有商用工具（美國Cadence的CtoSilicon Compiler，NEC的Cyber??WorkBench，Mentor的CatapultC，Forte的Cynthesizer等），并且行為綜合還用于個人產品，例如手機和打印機。
內容由匿名用戶提供，本內容不代表www.gelinmeiz.com立場，內容投訴舉報請聯系www.gelinmeiz.com客服。如若轉載，請注明出處：http://www.gelinmeiz.com/102541/