CMOS，A、P型和N型MOSFET的的數字電路（邏輯電路互補使用電路系統邏輯門等），和此類電子電路和IC。有許多示例是從中衍生出來的，并且模棱兩可。

在該電路中，Vdd和Vss是電源線（Vdd相對于Vss具有大約3至15V的電勢差），并且A是輸入信號線。Vdd側（圖中的上側）是PMOS-FET，而Vss側（圖中的下側）是NMOS-FET。

當A的電位與Vss相同時，上FET導通，下FET關斷。因此，輸出Q的電位實質上等于Vdd。當A的電位與Vdd相同時，上FET關閉，下FET開啟。因此，輸出Q的電勢基本上等于Vss。即，在Q中出現與A相反的電位。

此外，通過小型化，可以減少切換單個MOSFET所需的功率量。這樣就可以通過簡單地增加積分度來同時提高速度和降低功耗（Denard定律；另請參閱Moore定律）。由于大部分功耗是在切換時執行的，因此還可以通過減少電路設計時的切換次數來降低功耗。

然而，由于由于小型化導致的漏電流的增加導致非開關期間的功耗增加，因此自21世紀初以來，用于生產商用微處理器的最先進的集成電路工藝已降低了上述功耗。已被取消，功耗的增加變得更加明顯（一種稱為“摩爾定律”的現象）。

過去，CMOS的缺點是運行速度比TTL和NMOS慢，這是因為除非電流一直持續到MOSFET的柵極飽和，否則切換不會發生。然而，由于小型化導致的柵極電容和Vdd-Vss的減小以及柵極電介質的變化已經克服了該缺點。

由于輸入阻抗與TTL相比非常高，因此靜電會積聚在輸入端子上。此外，MOSFET結構本身對高電壓非常敏感（當輸入柵極的絕緣層被放電破壞時無法恢復），并且容易被靜電損壞。為此，通常設置諸如鉗位二極管之類的保護電路以防止由于靜電造成的損壞，但是，由于最近集成電路的小型化，存在靜電電阻減小并且要保護的輸入端子的數量增加的問題。

在CMOS結構中，P型半導體和N型半導體共存，這引起寄生元件（寄生二極管，寄生晶閘管等）。因此，如果由于某種原因輸入電壓偏離電源電壓范圍，則會發生MOSFET保持導通的閂鎖現象。由于這個原因，有必要在輸入端子處提供保護電路，例如二極管，該保護電路甚至可能超過電源電壓范圍。有帶有這些保護電路的IC（輸入允許功能）。

如果輸入電壓介于H和L之間，則電源側和接地側MOSFET不應同時導通（可能是電源電壓和MOSFET閾值。視情況而定）。結果，在最壞的情況下，電源接地短路，并且流過大電流（通過電流）。此時產生的熱量通常會自行損壞。因此，將不用作輸入的輸入端子（邏輯上不必在任何地方連接）固定為H或L，這樣就不可能引起這種不確定的電位。需要穩定下來。

一組通用邏輯IC（標準邏輯IC）是用CMOS實現的一系列IC。本節將對它們進行說明。xxx個系列產品是RCA在?1968年發布的4000系列（CD4000系列），但主要產品是74HC系列，它與基于現有74系列的引腳排列兼容。

4000系列即使在基本門電路中也無法取代現有的TTL標準邏輯IC。盡管如此，從許多公司的第二源已被銷售的。在4000系列時代，已經開發出了許多采用TTL標準邏輯IC設計的電路板，而TTL標準邏輯IC的批量生產正變得越來越便宜。它僅在使用CMOS特性（例如具有寬容差的電源和電源電壓）的應用中使用。

然而，兼容性銷排列或（根據電設計）等（74系列兼容的替代74HC能夠TTL的系列?的IgH速度?出現表示MOS），進一步74HCT（高速度CMOS TTL兼容）和74ACT輸入信號電勢條件與TTL兼容，并且出現了可以直接連接到TTL的類型。結果，CMOS標準邏輯迅速普及，價格下降，現在，它的使用已超過TTL標準邏輯IC。