計算機體系結構是描述計算機系統功能，組織和實現的一組規則和方法。某些體系結構定義將其定義為描述計算機的功能和編程模型，而不是特定的實現。在其他定義中，計算機體系結構包括指令集體系結構設計、微體系結構設計、邏輯設計和實現。

計算機體系結構學科分為三個主要子類別：

• 指令集架構（ISA）：定義機器代碼，一個處理器讀出并在作為還有字的大小，存儲器地址模式，處理器寄存器，以及數據類型。
• 微體系結構：也稱為“計算機組織”，它描述了特定處理器如何實現ISA。例如，計算機?CPU緩存的大小通常是與ISA無關的問題。
• 系統設計：包括計算系統中的所有其他硬件組件，例如CPU以外的數據處理（例如，直接內存訪問），虛擬化和多處理

還有其他類型的計算機體系結構。以下類型用于較大的公司，例如Intel，占所有計算機體系結構的1％

• 宏體系結構：比微體系結構更抽象的建筑層
• 匯編指令集體系結構：智能匯編程序可以將一組機器通用的抽象匯編語言轉換為稍有不同的機器語言，以實現不同的實現
• 程序員可見的宏體系結構：諸如編譯器之類的高級語言工具可以為使用它們的程序員定義一致的接口或契約，從而抽象化底層ISA，UISA和微體系結構之間的差異。例如，C，C ++或Java標準定義了不同的程序員可見的宏體系結構。
• UISA（微碼指令集體系結構）—具有不同硬件級別微體系結構的一組機器可能共享一個通用的微碼體系結構，因此也共享一個UISA。
• 引腳架構：微處理器應提供給硬件平臺的硬件功能，例如x86引腳A20M，FERR / IGNNE或FLUSH。同樣，處理器應該發出的消息也可以使外部緩存無效。引腳架構功能比ISA功能更靈活，因為外部硬件可以適應新的編碼，或者從引腳更改為消息。之所以使用“體系結構”一詞，是因為即使更改了詳細的方法，也必須為兼容的系統提供功能。

計算機系統的確切形式取決于約束條件和目標。計算機體系結構通常會權衡標準、功率與性能、成本、內存容量、延遲（延遲是指信息從一個節點傳播到源所花費的時間）和吞吐量。有時，其他因素（例如功能、尺寸、重量、可靠性和可擴展性）也是要考慮的因素。

最常見的方案進行了深入的功耗分析，并指出了如何在保持適當性能的同時保持較低的功耗。

現代計算機性能通常以每周期指令數（IPC）來描述，該指令可在任何時鐘頻率下衡量體系結構的效率。更快的IPC速率意味著計算機更快。較舊的計算機的IPC計數低至0.1，而現代處理器則很容易達到1。超標量處理器可以通過在每個時鐘周期執行幾條指令來達到三到五個IPC。

計算機器語言指令會產生誤導，因為它們可以在不同的ISA中完成不同的工作量。標準測量中的“指令”不是對ISA機器語言指令的計數，而是通常基于VAX計算機體系結構速度的測量單位。

許多人過去常常通過時鐘速率（通常以MHz或GHz為單位）來衡量計算機的速度。這是指CPU主時鐘的每秒周期。但是，此指標有些誤導，因為時鐘頻率較高的計算機不一定具有更高的性能。結果，制造商已經放棄了時鐘速度來衡量性能。

其他因素也會影響速度，例如功能單元的混合，總線速度，可用內存以及程序中指令的類型和順序。

速度主要有兩種：延遲和吞吐量。延遲是流程開始到完成之間的時間。吞吐量是每單位時間完成的工作量。?中斷等待時間是保證的系統對電子事件的xxx響應時間（例如磁盤驅動器完成移動某些數據時）。

性能受多種設計選擇的影響-例如，對處理器進行流水線處理通常會使延遲變差，但吞吐量會提高。控制機器的計算機通常需要較低的中斷等待時間。這些計算機在實時環境中運行，如果在指定的時間內未完成操作，則它們將失敗。例如，計算機控制的防抱死制動器必須在感測到制動踏板后的可預測且有限的時間段內開始制動，否則會發生制動器故障。

基準測試通過測量計算機運行一系列測試程序所花費的時間來考慮所有這些因素。盡管基準測試顯示出優勢，但這不應該是您選擇計算機的方式。通常，被測機器會采用不同的措施。例如，一個系統可能會快速處理科學應用，而另一個系統可能會更流暢地渲染視頻游戲。此外，設計人員可能會通過硬件或軟件來針對產品并向其產品添加特殊功能，這些功能可使特定基準迅速執行，但不能提供與常規任務類似的優勢。

功率效率是現代計算機中的另一個重要指標。通常可以將較高的功率效率換成較低的速度或較高的成本。當提到計算機體系結構中的功耗時，典型的度量值為MIPS / W（每瓦每秒數百萬條指令）。

隨著每個芯片中晶體管數量的增加，現代電路每個晶體管所需的功率更少。這是因為放置在新芯片中的每個晶體管都需要自己的電源，并且需要構建新的路徑來為其供電。但是，每個芯片的晶體管數量開始以較慢的速率增加。因此，功率效率開始變得同等重要，甚至比將越來越多的晶體管安裝到單個芯片中更為重要。最近的處理器設計已顯示出這種重點，因為它們更加關注電源效率，而不是將盡可能多的晶體管塞入單個芯片中。在嵌入式計算機世界中，電源效率一直是吞吐量和延遲之后的重要目標。

與降低功率的改進相比，過去幾年時鐘頻率的增長增速更為緩慢。這是由于摩爾定律的終結以及對延長電池壽命和減小移動技術尺寸的要求。英特爾從其發布的Haswell微體系結構中報告了功耗的顯著降低（多達50％的降低），可以表明這種從高時鐘速率到功耗和小型化的關注點的轉變。他們將功耗基準從30-40瓦降低到10-20瓦。與將處理速度提高3 GHz至4 GHz（2002年至2006年）進行比較可以看出，研究和開發的重點已經從時鐘頻率轉移到了消耗更少的功率和更少的空間。