鎖相環或鎖相回路（PLL）是一個控制系統，其產生輸出信號，其相位是與輸入信號的相位。有幾種不同的類型。最簡單的是由反饋環路中的變頻振蕩器和鑒相器組成的電子電路。振蕩器產生一個周期信號，并且相位檢測器將該信號的相位與輸入周期信號的相位進行比較，調整振蕩器以保持相位匹配。

保持輸入和輸出相位處于鎖定步驟還意味著保持輸入和輸出頻率相同。因此，除了同步信號外，鎖相環還可以跟蹤輸入頻率，或者可以生成輸入頻率倍數的頻率。這些屬性用于計算機時鐘同步，解調和頻率合成。

鎖相環廣泛用于無線電、電信、計算機和其他電子應用中。它們可用于解調信號，從嘈雜的通信信道中恢復信號，以輸入頻率的倍數生成穩定的頻率（頻率合成）或在數字邏輯電路（例如微處理器）中分配精確定時的時鐘脈沖。由于單個集成電路可以提供完整的鎖相環構建塊，因此該技術已廣泛用于現代電子設備中，其輸出頻率范圍從幾分之一赫茲到幾兆赫茲。

鎖相環機制可以被實現為模擬或數字電路。兩種實現都使用相同的基本結構。模擬PLL電路包括四個基本元素：

• 相位檢測器
• 低通濾波器
• 壓控振蕩器，以及
• 反饋路徑（可能包括分頻器）。

PLL有幾種變體。使用的一些術語是模擬鎖相環（APLL），也稱為線性鎖相環（LPLL）、數字鎖相環（DPLL），所有數字鎖相環（ADPLL）和軟件相位鎖環（SPLL）。

模擬或線性PLL（APLL）

鑒相器是一個模擬乘法器。環路濾波器是有源或無源的。使用壓控振蕩器（VCO）。如果APLL?的環路濾波器具有在原點正好有一個極點的傳遞函數，則稱它為II型（另請參見關于II型APLL的引入范圍的Egan猜想）。

數字PLL（DPLL）

具有數字相位檢測器（例如XOR、邊沿觸發JK，相位頻率檢測器）的模擬PLL。循環中可能有數字分頻器。

全數字PLL（ADPLL）

鑒相器、濾波器和振蕩器是數字的。使用數控振蕩器（NCO）。

軟件PLL（SPLL）

功能塊由軟件而不是專用硬件實現。

神經元PLL（NPLL）

鑒相器，濾波器和振蕩器是神經元或小型神經元池。使用速率控制振蕩器（RCO）。用于跟蹤和解碼低頻調制（<??1 kHz），例如在類似哺乳動物的主動感應過程中發生的調制。

電荷泵PLL（CP-PLL）

CP-PLL是具有相位頻率檢測器和方波信號的鎖相環的一種改進。另請參閱關于CP-PLL的Gardner猜想。

• 類型和順序。
• 頻率范圍：保持范圍（跟蹤范圍）、引入范圍（捕獲范圍、采集范圍）、鎖定范圍。
• 回路帶寬：定義控制回路的速度。
• 瞬態響應：達到一定精度（例如50 ppm）的過沖和穩定時間。
• 穩態誤差：類似于剩余相位或時序誤差。
• 輸出頻譜純度：就像某個VCO調諧電壓紋波產生的邊帶一樣。
• 相位噪聲：由特定頻帶中的噪聲能量定義（例如，從載波偏移10 kHz）。高度依賴于VCO的相位噪聲，PLL帶寬等
• 常規參數：例如功耗、電源電壓范圍、輸出幅度等。

鎖相環被廣泛用于同步目的。在空間通信中用于相干解調和閾值擴展，位同步和符號同步。鎖相環也可用于解調?調頻信號。在無線電發射機中，PLL用于合成新頻率，該新頻率是參考頻率的倍數，并且具有與參考頻率相同的穩定性。

其他應用包括

• 解調的調頻（FM）：如果PLL鎖定到FM信號中，VCO跟蹤輸入信號的瞬時頻率。控制VCO并與輸入信號保持鎖定的濾波后誤差電壓被解調為FM輸出。VCO的傳輸特性決定了解調后的線性度。由于集成電路PLL中使用的VCO是高度線性的，因此可以實現高度線性的FM解調器。
• 移頻鍵控（FSK）的解調：在數字數據通信和計算機xxx設備中，二進制數據是通過在兩個預設頻率之間轉換的載波頻率傳輸的。
• 恢復否則會在噪聲中丟失的小信號（鎖定放大器跟蹤參考頻率）
• 從數據流（例如從磁盤驅動器）恢復時鐘定時信息
• 時鐘乘法器在微處理器允許內部處理器元件來運行比外部連接更快，同時保持精確的定時關系
• 用于電信和遠程控制的調制解調器和其他音頻信號的解調。
• DSP的視頻信號;?鎖相環還用于將相位和頻率與輸入模擬視頻信號同步，因此可以對其進行采樣和數字處理
• 原子力顯微鏡在頻率調制模式，以檢測由于尖端表面相互作用的懸臂的共振頻率的變化
• 直流電動機驅動