可編程陣列邏輯（PAL）是Monolithic Memories, Inc.推出的可編程邏輯器件半導體家族，用于在數字電路中實現邏輯功能。（MMI）1978年3月。MMI獲得了可編程陣列邏輯一詞的注冊商標，用于“可編程半導體邏輯電路”。該商標目前由晶格半導體持有。

設備由一個小的PROM（可編程只讀內存）核心和額外的輸出邏輯組成，用于在幾乎沒有組件的情況下實現特定想要的邏輯功能。

使用專用機器，可編程陣列邏輯設備是“現場可編程的”。可編程陣列邏輯有幾種變體：

• “一次性可編程”（OTP）設備在初始編程后無法更新和重用（MMI還提供一個名為HAL或“硬陣列邏輯”的類似家族，這些設備類似于PAL設備，只是在工廠進行了掩碼編程）。
• 紫外線可擦除版本（例如：PALCxxxxxx，例如：PALC22V10）在芯片模具上有一個石英窗，可以像EPROM一樣用紫外線光源擦除以重新使用。
• 后來的版本（PALCExxx，例如：PALCE22V10）是閃存可擦除設備。

在大多數應用中，電擦的GAL現在被部署為一次性可編程PAL的針腳兼容直接替代品。

在PAL引入之前，數字邏輯電路的設計者將使用小規模集成（SSI）組件，例如7400系列TTL（晶體管-晶體管邏輯）系列；7400系列包括各種邏輯構建模塊，如門（NOT、NAND、NOR、AND、OR）、多路復用器（MUX）和解復用器（DEMUXes）、人字拖（D型、JK等）等。一個PAL設備通常會取代數十個這樣的“離散”邏輯包，因此隨著可編程陣列邏輯業務的起飛，SSI業務下降。正如特蕾西·基德的暢銷書《新機器的靈魂》中所記錄的那樣，PAL在許多產品中得到了有利的使用，例如小型計算機。

可編程陣列邏輯不是xxx個商業可編程邏輯設備；Signetics自1975年以來一直在出售其現場可編程邏輯陣列（FPLA）。這些設備對大多數電路設計人員來說完全不熟悉，被認為太難使用。FPLA的最大運行速度相對較慢（由于同時具有可編程AND和可編程OR陣列），價格昂貴，且可測試性聲譽不佳。另一個限制接受FPLA的因素是大包，一個600英里（0.6英寸或15.24毫米）寬的28針雙直列包（DIP）。

創建PAL設備的項目由John Birkner管理，實際的PAL電路由H設計。在之前的一份工作中（在小型計算機制造商計算機自動化公司），伯克納使用80個標準邏輯設備開發了一個16位處理器。他在標準邏輯方面的經驗使他相信，如果用戶可編程設備被設計成取代標準邏輯，這些設備將更具吸引力。這意味著包件尺寸必須更典型地使用現有設備，并且速度必須提高。MMI希望可編程陣列邏輯是一個相對較低的成本（3美元）部分。然而，該公司最初存在嚴重的制造產量問題，不得不以超過50美元的價格出售這些設備。這威脅到PAL作為商業產品的可行性，MMI被迫將產品線授權給國家半導體。可編程陣列邏輯后來被德克薩斯儀器和高級微設備“第二來源”。

早期的PAL是使用雙極晶體管技術與一次性可編程（OTP）鈦鎢編程引信在硅中制造的20針DIP組件。后來的設備由柏樹、晶格半導體和先進微設備使用CMOS技術制造。

最初的20針和24針PAL被MMI標記為中型集成（MSI）設備。

PAL架構由兩個主要部分組成：邏輯平面和輸出邏輯宏單元。

可編程邏輯平面是一個可編程只讀內存（PROM）數組，允許將設備引腳上的信號或這些信號的邏輯補編路由到輸出邏輯宏單元。

可編程陣列邏輯設備具有排列在“固定-OR，可編程-AND”平面上的晶體管單元陣列，用于實現每個輸出的“產品和”二進制邏輯方程，以及來自輸出的同步或異步反饋。

早期的20針PAL有10個輸入和8個輸出。產出處于活動低水平，可以注冊或組合。可編程陣列邏輯家族的成員可以使用各種稱為“輸出邏輯宏單元”或OLMC的輸出結構。在引入“V”（“變量”）系列之前，每個可編程陣列邏輯中可用的OLMC類型在制造時是固定的。（PAL16L8有8個組合輸出，PAL16R8有8個注冊輸出。PAL16R6有6個注冊和2個組合，而PAL16R4各有4個。）每個輸出最多可以有8個產品術語（實際上是 AND 門）；然而，組合輸出使用其中一個術語來控制雙向輸出緩沖區。還有其他組合，其產出較少，每項產出的產品條款更多，并且具有活躍的高產出（“H”系列）。“X”系列設備在寄存器前有一個異或門。這些 PAL 也有類似的 24 針版本。

這種固定的輸出結構經常使試圖優化PAL設備效用的設計者感到沮喪，因為他們的應用程序通常需要不同類型的輸出結構。（例如，一個人無法獲得5個注冊輸出，其中包含3個有源高組合輸出。）因此，1983年6月，AMD推出了22V10，這是一個24針設備，有10個輸出邏輯宏單元。每個宏單元可以由用戶配置為組合或注冊、活動高或活動低。分配給一項產出的產品條款數量從8個到16個不等。這個設備可以取代所有24針固定功能PAL設備。PAL“V”（“變量”）系列的成員包括PAL16V8、PAL20V8和PAL22V10。

PAL使用二進制模式（如JEDEC ASCII/十六進制文件）和制造商或第三方提供的特殊電子編程系統（如DATA I/O）進行電氣編程。除了單單元設備程序員外，當需要編程超過幾個PAL時，設備饋線器和幫派程序員也經常使用。（對于大量，可以通過制造商制造用于編程客戶模式的定制金屬口罩來消除電氣編程成本；MMI使用術語“硬陣列邏輯”（HAL）來指代以這種方式編程的設備。）

盡管一些工程師通過手動編輯包含二進制保險絲模式數據的文件來編程PAL設備，但大多數人選擇使用硬件描述語言（HDL）設計邏輯，如Data I/O的ABEL、邏輯設備的CUPL或MMI的PALASM。這些是計算機輔助設計（CAD）（現在稱為“電子設計自動化”）程序，將設計師的邏輯方程轉換為二進制融合映射文件，用于編程（并經常測試）每個設備。

PALASM（來自“PAL匯編器”）語言由約翰·伯克納在20世紀80年代初開發，PALASM編譯器由MMI在IBM 370/168上編寫FORTRAN IV。MMI免費提供給用戶源代碼。到1983年，MMI客戶在DEC PDP-11、Data General NOVA、惠普HP 2100、MDS800等上運行了版本。

它用于在文本文件中表達輸出引腳的布爾方程，然后使用供應商提供的程序轉換為編程系統的“保險絲映射”文件；后來，從原理圖中翻譯選項變得常見，后來，“保險絲映射”可以從Verilog等HDL（硬件描述語言）“合成”。

輔助技術于1983年9月發布了CUPL（通用可編程邏輯匯編器）。該軟件一直被稱為 CUPL，從未使用擴展首字母縮略詞。這是xxx個支持多個PLD家族的商業設計工具。最初版本適用于IBM PC和MS-DOS，但它是用C編程語言編寫的，因此可以移植到其他平臺。輔助技術于 1985 年 7 月被個人 CAD 系統 (P-CAD) 收購。1986年，PCAD的原理圖捕獲包可以用作CUPL的前端。CUPL 后來被 Logical Devices 收購，現在歸 Altium 所有。^?CUPL目前作為Microsoft Windows的集成開發包提供。

Atmel免費發布WinCUPL（他們自己為所有Atmel SPLD和CPLD設計軟件）。Atmel被微芯片收購。

Data I/O公司于1984年4月發布了ABEL。開發團隊是邁克爾·霍利、邁克·姆拉茲、格里特·巴雷爾、沃爾特·布萊特、比約恩·弗里曼-本森、大衛·佩勒林、瑪麗·貝利、丹尼爾·伯里爾和查爾斯·奧利維爾。

Data I/O將ABEL產品線分拆為一家名為Synaario Design Systems的EDA公司，然后在1997年將Synaario出售給MINC公司。MINC專注于開發FPGA開發工具。該公司于1998年關閉，Xilinx收購了MINC的一些資產，包括ABEL語言和工具集。ABEL隨后成為Xilinx Webpack工具套件的一部分。現在Xilinx擁有ABEL。

流行的設備程序員包括Data I/O公司的Model 60A邏輯程序員和Model 2900。

xxx批PAL程序員之一是結構化設計SD20/24。他們內置了PALASM軟件，只需要一個陰極射線管終端來輸入方程并查看引信圖。熔斷后，如果測試向量輸入源文件中，可以驗證PAL的輸出。

在MMI成功推出大約1978年20針PAL部件后，AMD推出了具有其他功能的24針22V10 PAL。在收購MMI（大約1987年）后，AMD剝離了Vantis的合并業務，該業務于1999年被格子半導體收購。

Altera于1983年推出了EP300（xxx個CMOS PAL），后來轉入FPGA業務。

晶格半導體于1985年推出了通用陣列邏輯（GAL）系列，其功能等同于“V”系列PAL，這些PAL使用基于EEPROM（可擦除可編程只讀內存）技術的可重新編程邏輯平面。國家半導體是GAL部件的第二個來源。

ICT（國際CMOS技術）于1986年推出了PEEL 18CV8。20針CMOS EEPROM部分可以代替任何注冊輸出的雙極PAL，使用功率要少得多。

Atmel、晶格半導體等公司引入了大規模的可編程邏輯器件。這些設備通過在邏輯平面中包含多個邏輯平面和/或掩埋邏輯宏單元來擴展了PAL架構。引入“復雜可編程邏輯設備”（CPLD）一詞是為了將這些設備與PAL和GAL的前身區分開來，當時它們有時被稱為簡單的可編程邏輯設備（SPLD）。

另一個大型可編程邏輯設備是現場可編程門陣列（FPGA）。這些是目前的設備由英特爾（收購Altera）和Xilinx和其他半導體制造商制造。