在數字電子學中，地址解碼器是一種二進制解碼器，具有兩個或多個地址位輸入和一個或多個設備選擇信號輸出。當特定設備的地址出現在地址輸入上時，解碼器斷言該設備的選擇輸出。一個專用的、單輸出地址解碼器可以結合到地址總線上的每個設備中，或者一個地址解碼器可以服務于多個設備。

具有n個地址輸入位的單個地址解碼器可以為多達2n個設備提供服務。7400系列集成電路的幾個成員可以用作地址解碼器。例如，當用作地址解碼器時，74154提供四個地址輸入和十六個（即24）設備選擇器輸出。

地址解碼器是二進制解碼器電路的一種特殊用途，稱為“解復用器”或“解復用器”（74154通常稱為“4到16解復用器”），除了地址解碼之外，它還有許多其他用途。

地址解碼器是使用總線的系統的基本構建塊。它們出現在所有集成電路系列和工藝以及所有標準FPGA和ASIC庫中。它們在數字邏輯設計的介紹性教科書中進行了討論。