眾核處理器
編輯眾核處理器是為高度并行處理而設計的特殊類型的多核處理器,包含許多更簡單、獨立的處理器內核(從幾十個內核到幾千個或更多)。眾核處理器廣泛用于嵌入式計算機和高性能計算。
與多核架構對比
編輯眾核處理器與多核處理器的不同之處在于,從一開始就針對更高程度的顯式并行和更高吞吐量(或更低功耗)進行了優化,但代價是延遲和更低的單線程性能。
相比之下,更廣泛的多核處理器類別通常旨在有效地運行并行和串行代碼,因此更加強調高單線程性能(例如,將更多的芯片用于無序執行,更深的管道,更多超標量執行單元、更大、更通用的緩存)和共享內存.這些技術將運行時資源用于找出單個線程中的隱式并行性。它們用于從單核處理器不斷發展(具有向后兼容性)的系統中。它們通常具有“少數”核心(例如2、4、8),并且可能由異構系統中的眾核加速器(例如GPU)補充。
動機
編輯緩存一致性是限制多核處理器擴展的一個問題。眾核處理器可以通過消息傳遞、暫存器內存、DMA、分區全局地址空間、或只讀/非一致緩存等方法繞過這一點。使用片上網絡和本地存儲器的眾核處理器使軟件有機會明確優化任務的空間布局(例如,在為TrueNorth開發的工具中可以看到)。
眾核處理器可能與源自高性能計算的技術(如集群和矢量處理器)有更多共同點(在概念上)。
GPU可以被認為是具有多個著色器處理單元的多核處理器的一種形式,并且只適用于高度并行的代碼(高吞吐量,但單線程性能極差)。
合適的編程模型
編輯- 消息傳遞接口
- OpenCL或其他支持計算內核的API
- 分區的全局地址空間
- 演員模型
- 開放MP
- 數據流
眾核系統的類
編輯- GPU,可以說是多核矢量處理器
- 大規模并行處理器陣列
- 簡單處理器的異步數組
特定的眾核架構
編輯- ZettaScaler,日本PEZYComputing2048核模塊
- XeonPhi協處理器,具有MIC(集成多核)架構
- AdaptevaEpiphanyArchitecture,一種使用PGAS暫存器存儲器的多核芯片
- CoherentLogixhx3100處理器,基于HyperX架構的100核DSP/GPP處理器
- MovidiusMyriad2,一個多核視覺處理單元(VPU)
- Kalray,用于數據密集型任務的多核PCI-e加速器
- Teraflops研究芯片,一個使用消息傳遞的多核處理器
- TrueNorth,具有片上多核網絡架構的AI加速器
- 綠色陣列,一種使用消息傳遞的多核處理器,針對低功耗應用。
- Eyeriss,一種多核處理器,設計用于運行用于嵌入式視覺應用的卷積神經網絡
- Graphcore,眾核人工智能加速器
具有1M+CPU內核的特定眾核計算機
編輯許多由多核處理器構建的計算機具有一百萬個或更多單獨的CPU內核。示例包括:
- Gyoukou(日文:暁光赫本:gyōkō,黎明之光),由ExaScaler和PEZYComputing開發的超級計算機,總共有20,480,000個處理元件以及1250個IntelXeonD主機處理器。
- SpiNNaker,作為人腦計劃的一部分構建的大規模并行(1MCPU內核)多核處理器(基于ARM)。
內容由匿名用戶提供,本內容不代表www.gelinmeiz.com立場,內容投訴舉報請聯系www.gelinmeiz.com客服。如若轉載,請注明出處:http://www.gelinmeiz.com/132062/