重定時是移動數字電路中鎖存器或寄存器的結構位置的技術，以改善其性能、面積和/或功率特性，并保留其輸出的功能行為。1983年，CharlesE.Leiserson和JamesB.Saxe首次描述了重定時技術。該技術使用一個有向圖，其中頂點代表異步組合塊，有向邊代表一系列的寄存器或鎖存器（寄存器或鎖存器的數量可以是零）。每個頂點都有一個對應于通過它所代表的組合電路的延遲的值。這樣做之后，人們可以嘗試通過將寄存器從輸出端推到輸入端，反之亦然來優化電路--很像推泡泡。可以使用兩種操作--從頂點的每個輸入端刪除一個寄存器，同時在所有輸出端增加一個寄存器；反之，在頂點的每個輸入端增加一個寄存器，在所有輸出端刪除一個寄存器。在所有情況下，如果遵循這些規則，電路將具有與重定時之前相同的功能行為。

Leiserson和Saxe所描述的重定時問題的最初表述如下。給定一個有向圖G:=(V,E){displaystyleG:=(V,E)}。其頂點代表電路中的邏輯門或組合延遲元件，假設有一條有向邊e:=(u,v){displaystylee:=（u,v）}在兩個元素之間，直接或通過一個或多個寄存器連接。讓每條邊的權重w(e){displaystylew(e)}為沿線存在的寄存器數量。是沿邊存在的寄存器的數量e{displaystylee}為初始電路中沿邊e在初始電路中的寄存器數量。讓d(v){displaystyled(v)}是通過頂點的傳播延遲。是通過頂點的傳播延遲v{displaystylev}是通過頂點v的傳播延遲。.重新計時的目標是計算出一個整數的滯后值

重定時的最常見用途是最小化時鐘周期。優化時鐘周期的一個簡單技術是搜索最小可行周期（例如使用二進制搜索）。其他公式和擴展其他公式允許寄存器數量最小化和延遲約束下的寄存器數量最小化。最初的論文包括擴展，允許考慮扇出共享和一個更普遍的延遲模型。隨后的工作涉及到寄存器延遲、依賴負載的延遲模型和保持約束。

重定時技術已經在工業上得到了應用，盡管是零星的。它的主要缺點是電路的狀態編碼被破壞，使調試、測試和驗證變得更加困難。一些重定型可能還需要復雜的初始化邏輯來使電路以相同的初始狀態啟動。最后，電路拓撲結構的變化會對其他邏輯和物理綜合步驟產生影響，使設計關閉變得困難。

時鐘偏移調度是一種優化順序電路的相關技術。重定時是重新調整寄存器的結構位置，而時鐘偏移調度則是通過調度時鐘信號的到達時間來移動它們的時間位置。這兩種技術可實現的最小時鐘周期的下限是xxx的平均周期時間（即沿任何路徑的總組合延遲除以沿路寄存器的數量）。