流水線是一種重要的技術，用于數字信號處理（DSP）系統、微處理器等若干應用中。它起源于一個水管的想法，即在不等待水管中的水出來的情況下，不斷地把水送進去。相應地，它導致了大多數DSP系統中關鍵路徑的速度提升。例如，在DSP系統中，它可以提高時鐘速度或在相同的速度下降低功耗。概念流水線允許一個系統的不同功能單元同時運行。考慮下圖中的一個非正式的例子。一個系統包括三個子功能單元（F0、F1和F2）。假設有三個獨立的任務（T0、T1和T2）正在由這三個功能單元執行。每個功能單元完成任務的時間是相同的，并將在時間表中占據一個槽。如果我們把這三個單元和任務按順序排列，完成它們所需的時間是五個槽位。然而，如果我們把T0到T2的管道同時進行，總時間就會減少到三個槽。因此，一個適當的流水線設計有可能實現速度上的顯著提高。

管道化不能減少單個任務所需的處理時間。管道化的優點是在處理任務流時增加了系統的吞吐量。應用過多的流水線功能會導致延遲增加--也就是說，單個任務在整個管道中傳播的時間會延長。如果不同階段的資源重復使用受到限制，流水線系統也可能需要更多的資源（緩沖器、電路、處理單元、內存等）。

另一種通過并發性來提高效率的技術是并行處理。其核心區別在于，并行技術通常會復制功能單元，并在它們之間一次性分配多個輸入任務。因此，它可以在單位時間內完成更多的任務，但可能遭受更昂貴的資源成本。在前面的例子中，并行技術將每個功能單元復制到另兩個單元中。因此，所有的任務都可以由具有相同功能的復制功能單元同時進行操作。完成這三個任務的時間被減少到三個時間段。在FIR濾波器中進行流水作業考慮一個3抽頭的FIR濾波器。假設乘法單元的計算時間為Tm，加法單元的計算時間為Ta。

關鍵路徑，代表處理一個新樣本所需的最小時間，被1個乘法單元和2個加法單元所限制。因此，采樣周期為然而，這種結構可能不適合有高速要求的設計。為了減少采樣周期，我們可以沿著關鍵數據路徑引入額外的流水線寄存器。然后，該結構被劃分為兩個階段，xxx階段產生的數據將被存儲在引入的寄存器中，延遲一個時鐘到第二階段。在這樣的流水線結構下，采樣周期縮短為

通過結合前瞻技術和流水線，我們能夠提高目標設計的采樣率。前瞻性流水線將在傳遞函數中加入抵消極點和零點，這樣傳遞函數的分母中以下項的系數為零。然后，輸出樣本y(n)可以通過輸入和輸出樣本y(n-M)來計算，這樣在臨界循環中有M個延遲元素。然后，這些元素被用來對臨界環路進行M級流水線處理，從而使采樣率增加M倍。考慮一下一階IIR濾波器的傳遞函數在設計這種函數的直接結構中，這個遞歸濾波器的采樣率被一個乘加運算的計算時間所限制。為了對這種設計進行管理，我們觀察到H有一個極點在因此，在一個3級流水線的等效穩定濾波器中，傳遞函數可以通過在以下位置添加極點和零而得到{displaystylez=ae{pm({frac{