在電子學中，通路晶體管邏輯（PTL）描述了集成電路設計中使用的幾個邏輯系列。它通過消除多余的晶體管，減少了用于制造不同邏輯門的晶體管的數量。晶體管被用作開關，在電路的節點之間傳遞邏輯電平，而不是作為直接連接到電源電壓的開關。這減少了有源器件的數量，但有一個缺點，即高低邏輯電平之間的電壓差在每個階段都會減少。每個串聯的晶體管在其輸出端比其輸入端飽和度低。如果在一個邏輯路徑中串聯了幾個器件，可能需要一個傳統結構的門來將信號電壓恢復到滿值。相比之下，傳統的CMOS邏輯開關晶體管，使輸出連接到電源的一個軌道（類似于集電極開路方案），所以順序鏈中的邏輯電壓水平不會下降。可能需要對電路進行模擬以確保足夠的性能。

晶體管邏輯通常使用更少的晶體管，運行速度更快，并且比用完全互補的CMOS邏輯中的相同晶體管實現的相同功能所需的功率更小。XOR具有最壞的Karnaugh圖--如果從簡單門實現，它需要比其他功能更多的晶體管。Z80和許多其他芯片的設計者通過使用通晶體管邏輯而不是簡單門實現XOR，節省了一些晶體管。

通式晶體管由一個周期性的時鐘信號驅動，作為一個接入開關，根據輸入信號Vin，對寄生電容Cx進行充電或降壓。因此，有兩種可能的操作，當時鐘信號是有效的（CK=1）是邏輯1的轉移（將電容Cx充電到邏輯高電平）和邏輯0的轉移（將電容Cx充電到邏輯低電平）。在這兩種情況下，耗盡型負載nMOS反相器的輸出顯然是一個邏輯低電平或邏輯高電平，這取決于電壓Vx。互補式通透晶體管邏輯一些作者使用互補式通透晶體管邏輯這一術語來表示一種實現邏輯門的方式，即使用由NMOS和PMOS通透晶體管組成的傳輸門。

其他作者使用術語互補通透晶體管邏輯（CPL）來表示一種實現邏輯門的方式，其中每個門由一個僅有NMOS的通透晶體管網絡組成，然后是一個CMOS輸出反相器。其他作者使用術語"互補通過晶體管邏輯（CPL）"來表示一種使用雙軌編碼的邏輯門的實現方式。每個CPL門都有兩根輸出線，都是正信號和互補信號，不需要反相器。互補通過晶體管邏輯或差分通過晶體管邏輯是指為某些優勢而設計的邏輯家族。在多路復用器和鎖存器中使用這種邏輯系列很常見。CPL使用串聯晶體管在邏輯的可能反轉輸出值之間進行選擇，其輸出驅動反相器。CMOS傳輸門由并聯的nMOS和pMOS晶體管組成。

存在靜態和動態類型的傳遞晶體管邏輯，在速度、功率和低電壓操作方面具有不同的特性。隨著集成電路電源電壓的降低，通過晶體管邏輯的缺點變得更加顯著；與電源電壓相比，晶體管的閾值電壓變得很大，嚴重限制了順序級的數量。因為通常需要互補輸入來控制通斷晶體管，所以需要額外的邏輯級。