在電子學中，當描述電壓或電流的階梯函數時，上升時間是指信號從指定的低值變為指定的高值的時間。這些值可以表示為比率，或者相當于表示為相對于一個給定參考值的百分比。在模擬電子學和數字電子學中，這些百分比通常是輸出階梯高度的10%和90%（或相當于0.1和0.9）：然而，其他數值也常用。對于控制理論中的應用，根據Levine（1996，第158頁），上升時間被定義為響應從最終值的x%上升到y%所需的時間，對于欠阻尼二階系統，上升時間通常為0%到xxx，臨界阻尼為5%到95%，過阻尼則為10%到90%。根據Orwiler (1969, p. 22)，術語上升時間適用于正或負的階躍響應，即使顯示的負偏移被普遍稱為下降時間。

上升時間是一個在高速電子學中具有根本重要性的模擬參數，因為它是衡量一個電路對快速輸入信號的反應能力。已經有很多人在努力減少電路、發電機、數據測量和傳輸設備的上升時間。這些減少往往源于對更快的電子器件的研究和減少雜散電路參數（主要是電容和電感）的技術。對于高速電子領域以外的應用，長的（與可達到的技術水平相比）上升時間有時是可取的：例子是調光，較長的上升時間導致燈泡的壽命延長，或者通過模擬開關用數字信號控制模擬信號，較長的上升時間意味著較低的電容饋通，從而降低被控模擬信號線路的耦合噪聲。

對于一個給定的系統輸出，其上升時間既取決于輸入信號的上升時間，也取決于系統的特性。

例如，電阻性電路的上升時間值主要是由于雜散電容和電感造成的。由于每個電路不僅有電阻，還有電容和電感，所以在負載上的電壓和/或電流的延遲是明顯的，直到達到穩定狀態。在一個純RC電路中，輸出上升時間（10%至90%）大約等于2.2RC。

除了聯邦標準1037C（1997年，第R-22頁）給出的定義和Levine（1996年，第158頁）給出的輕微概括外，其他上升時間的定義偶爾也被使用：這些替代定義不僅在考慮的參考水平上與標準不同。例如，有時會使用與通過階梯函數響應的50%點繪制的切線的截距點在圖形上對應的時間間隔。另一個定義是由Elmore（1948年，第57頁）提出的，使用了統計學和概率論的概念。考慮到階梯響應V(t)，他將延遲時間tD重新定義為其一階導數V′(t)的xxx時刻，也就是說。

最后，他通過使用第二時刻定義了上升時間tr

上升時間的模型系統 符號 分析所需的所有符號和假設都在此列出。

按照Levine（1996，p.158, 2011, 9-3 (313)），我們把x%定義為低值百分比，y%定義為相對于要估計上升時間的信號參考值的高值百分比。t1是被分析系統的輸出處于穩態值的x%時的時間，而t2是處于y%時的時間，都以秒計算。根據定義，t r = t 2 - t 1 。{fL是被分析系統的較低截止頻率（-3dB點），以赫茲為單位。
帶寬定義為B W = f H - f L {f_{H}-f_{L}}，由于低截止頻率fL通常比高截止頻率低幾十年。