在計算機體系結構中，控制總線是系統總線的一部分，CPU 使用它與計算機內的其他設備進行通信。 地址總線承載有關與 CPU 通信的設備的信息，數據總線承載正在處理的實際數據，而控制總線承載來自 CPU 的命令并返回來自設備的狀態信號。 例如，如果正在讀取數據或向設備寫入數據，相應的線路（讀取或寫入）將處于活動狀態（邏輯 1）。

控制總線中線路的數量和類型各不相同，但所有微處理器都有一些通用的基本線路，例如：

• 閱讀 ( R D ˉ {\displaystyle {\overline {RD}}} )。 激活時（邏輯零）指示設備正在被 CPU 讀取的單行。
• 寫 ( W R ˉ {\displaystyle {\overline {WR}}} )。 激活時（邏輯零）指示設備正在由 CPU 寫入的單行。
• 字節啟用（ E ˉ {\displaystyle {\overline {E}}} ）。 一組指示數據大小的行（8、16、32、64 字節）。

控制總線的RD和WR信號控制RAM的讀寫，避免了數據總線上的總線爭用。

附加線路取決于微處理器，例如：

• 傳輸 ACK（確認）。 提供數據已被設備確認（讀取）的信息。
• 總線請求（BR、BREQ 或 BRQ）。 表示設備正在請求使用（數據）總線。
• 巴士補助金（BG 或 BGRT）。 表示 CPU 已授權訪問總線。
• 中斷請求（IRQ）。 優先級較低的設備正在請求訪問 CPU。

• 時鐘信號。 此線上的信號用于同步 CPU 和設備之間的數據。
• 重置。 如果此行處于活動狀態，則 CPU 將執行硬重啟。

具有多個總線主控器的系統具有額外的控制總線信號，用于控制哪個總線主控器驅動地址總線，從而避免地址總線上的總線爭用。