在計算機工程中，微體系結構也稱為計算機組織，有時縮寫為 μarch 或 uarch，是在特定處理器中實現給定指令集體系結構 (ISA) 的方式。 一個給定的 ISA 可以用不同的微架構來實現； 由于給定設計的不同目標或技術的轉變，實現可能會有所不同。

計算機體系結構是微體系結構和指令集體系結構的結合。

ISA 與匯編語言程序員或編譯器編寫者所看到的處理器編程模型大致相同。 ISA 包括指令、執行模型、處理器寄存器、地址和數據格式等。 微體系結構包括處理器的組成部分以及這些部分如何互連和互操作以實現 ISA。

機器的微架構通常表示為（或多或少詳細的）圖表，描述機器的各種微架構元素的互連，這些元素可以是從單個門和寄存器到完整的算術邏輯單元（ALU）甚至更大的任何東西 元素。 這些圖通常將數據路徑（放置數據的地方）和控制路徑（可以說是引導數據）分開。

設計系統的人通常將特定的微體系結構繪制為一種數據流圖。 與框圖一樣，微體系結構圖將算術和邏輯單元以及寄存器文件等微體系結構元素顯示為單個原理圖符號。 通常，該圖用箭頭、粗線和細線連接這些元素，以區分三態總線（驅動總線的每個設備都需要一個三態緩沖器）、單向總線（總是由單一源驅動，例如 因為簡單計算機上的地址總線總是由內存地址寄存器驅動）和單獨的控制線。 非常簡單的計算機有一個單一的數據總線組織——它們有一個單一的三態總線。 更復雜的計算機的圖表通常顯示多個三態總線，這有助于機器同時進行更多操作。

每個微架構元素依次由描述用于實現它的邏輯門互連的示意圖表示。 每個邏輯門又由一個電路圖表示，該電路圖描述了用于在某些特定邏輯系列中實現它的晶體管的連接。 具有不同微架構的機器可能具有相同的指令集架構，因此能夠執行相同的程序。 新的微體系結構和/或電路解決方案，以及半導體制造的進步，使新一代處理器能夠在使用相同的 ISA 的同時實現更高的性能。

原則上，一個微體系結構可以執行多個不同的 ISA，只需對微代碼進行微小的更改。

流水線數據路徑是當今微體系結構中最常用的數據路徑設計。 這種技術用于大多數現代微處理器、微控制器和 DSP。 流水線架構允許多條指令重疊執行，很像流水線。 管道包括幾個不同的階段，這些階段是微體系結構設計的基礎。 其中一些階段包括指令獲取、指令解碼、執行和寫回。 一些架構包括其他階段，例如內存訪問。 流水線的設計是微體系結構的核心任務之一。

執行單元對于微體系結構也是必不可少的。 執行單元包括算術邏輯單元 (ALU)、浮點單元 (FPU)、加載/存儲單元、分支預測和 SIMD。 這些單元執行處理器的操作或計算。 執行單元數量、延遲和吞吐量的選擇是微體系結構設計的核心任務。 系統內存儲器的大小、延遲、吞吐量和連接性也是微架構決策。

系統級設計決策（例如是否包括內存控制器等xxx設備）可被視為微體系結構設計過程的一部分。 這包括有關這些xxx設備的性能級別和連接性的決策。

與以實現特定性能水平為主要目標的架構設計不同，微架構設計更加關注其他約束。 由于微架構設計決策直接影響進入系統的內容，因此必須關注芯片面積/成本、功耗、邏輯復雜性、連接難易程度、可制造性、調試難易性和可測試性等問題。