Socket 5

Socket 5 是處理器插槽，是 Socket 4 的后續版本。它適用于早期的 Pentium P54C 處理器。 另一方面，后來版本的 P54C 和后續版本 P55C 使用 Socket 7，其原始形式在很大程度上與 Socket 5 兼容，并且還可以容納所有用于 Socket 5 的 CPU。

Socket 5 的總線協議與 Socket 4 的總線協議基本相同。額外的連接僅與簡化的雙重處理、高級可編程中斷控制器（APIC 現在集成到 CPU 中）以及新奔騰類型的節能模式有關. 另一方面，xxx款 Pentium 類型 P5 的一些不太重要或實際上幾乎不使用的連接已被省略。 此外，出于功耗原因，Intel 已將插槽 5 的電壓供應降低至 3.3 伏左右——具體取決于所使用的 CPU。 邏輯信號電平已相應更改，但信號時序在很大程度上仍與 Socket 4 的時序一致。

一個新的引腳 BF 引腳還允許插槽 5 在處理器總線和處理器內核之間設置不同的時鐘比率。 許多 Socket 5 主板允許使用稱為 BF 或 BF0 跳線的跳線來設置此引腳。 xxx個 P54C 奔騰（75 MHz、90 MHz 和 100 MHz 奔騰變體）以 2:3 的總線時鐘與內核時鐘比率運行，后來（120 MHz 或 133 MHz 變體）以 1:2 的比率運行。 BF0 跳線可用于在這兩個比率之間進行選擇。

從 133 MHz 的 Pentium 開始，插座 5 被插座 7 取代，其原始形式具有幾乎相同的功能，并且有兩個，后來甚至三個，而不是一個 BF 引腳。 根據所使用的 CPU，最多可以設置四種或八種不同的總線時鐘與內核時鐘的比率。

令人難以理解的是，Intel 最初完全區分了 Socket 5 和 Socket 7。 在功能上，最初兩者之間的差異遠小于用于 Pentium MMX 的早期和晚期 Socket 7 類型之間的差異。

與 Socket 7 ZIF 插座一樣，Socket 5 使用交錯引腳網格陣列 (SPGA) 布局。 H。 觸點的行交錯排列以實現更高的封裝密度。