靜態隨機存取存儲器

靜態隨機存取存儲器，指電子存儲芯片。 它與動態 RAM (DRAM) 一起構成一組易失性 (volatile) 存儲器，這意味著當工作電壓關閉時，存儲的信息會丟失。 與 DRAM 相比，SRAM 不需要定期（動態）刷新來避免每個數據單元中的數據丟失，而是只要施加工作電壓就會保留其數據信息。

通過以每位一個觸發器的形式改變雙穩態多諧振蕩器的狀態來存儲信息。 這樣雖然可以快速讀取存儲單元，但是相對于動態存儲單元，存儲單元相對較大，因此整個芯片的存儲容量也相應較小。 在靜態操作（保存信息）中，單元的功率需求非常小。

如今，SRAM 通常使用 CMOS 技術制造為 6 晶體管單元（6T SRAM 單元）。 不再使用以電阻器作為負載元件（所謂的 4T SRAM 單元）的多諧振蕩器設計； 今天使用的是 p 溝道 MOS 晶體管，而不是負載電阻。 通過另外兩個晶體管耦合到列和行選擇線，上述 6 晶體管單元。 由于這種更復雜的結構，與 DRAM 單元相比，SRAM 單元需要更多的芯片面積（超過 140 F2）。原則上，SRAM 單元中的每個位都存儲在四個晶體管中，這些晶體管形成兩個背靠背的反相器. 這個存儲單元有兩個穩定狀態，代表 0 和 1。 兩個額外的存取晶體管用于在讀取和寫入存取期間控制對存儲器單元的存取。

除了 4T 和 6T SRAM 設計之外，還有許多替代變體使用額外的晶體管來提供額外的功能（例如單獨的讀取端口）或特殊屬性（例如更低的泄漏電流、更低的寫入時功耗、更高的穩定性）。應該意識到. 然而，用于此的名稱 5T、7T、8T、9T、10T 或 12T SRAM 單元不限于特殊設計。

SRAM 單元具有三種不同的狀態。 它們是：待機（等待訪問）、讀取訪問（請求內存狀態）和寫入訪問（內存狀態正在被覆蓋）。 這些狀態的工作方式如下：

當字線未切換時，存取晶體管將存儲單元與位線分開。 兩個相互連接的逆變器（晶體管 M1-M4）相互增強它們的當前狀態（只要存在工作電壓）。

我們假設 Q 處的內存狀態設置為邏輯 1。 然后讀取訪問通過將兩條位線充電至工作電壓的一半開始，然后切換字線以打開兩個訪問晶體管。 作為第二步，Q 和 Q 各自的值然后被傳輸到位線， BL 保持充電狀態，BL 通過 M1 和 M5 放電至邏輯 0（M1 被激活，因為 Q 被設置為邏輯 1）。 BL 通過電源電壓由 M4 和 M6 充電至邏輯 1。 如果內存狀態之前為 0，則行為會相應地相反。 然后可以通過讀出放大器讀出 BL 和 BL 之間的差異。

寫訪問從將要寫入的值放在位線上開始。 所以如果我們想寫一個0，BL設置為0，BL設置為1。 當寫入一個 1 時，兩個值交換。 結果字線被切換，從而將值寫入存儲單元。 這是可行的，因為構成反相器的相對較弱的晶體管可以被相對較強的位線覆蓋。 在生產過程中，晶體管的適當尺寸是必要的，以便覆蓋正常工作。

SRAM 提供不同的接口。 并行異步總線接口用作分立元件，主要用于直接連接微控制器。 一個特點是在沒有時鐘信號的情況下訪問內存。 每個存儲單元的訪問時間取決于傳播時間，范圍從 5 ns 到幾乎 100 ns。 此外，還有訪問與時鐘信號同步發生的同步 SRAM。 通常，同步 SRAM 的吞吐量高于異步 SRAM，因為同步接口len 可以使用管道以定義的方式將地址轉移到數據。 這在速度方面帶來了優勢，尤其是在順序內存訪問的情況下。 同步 SRAM 的一個示例是所謂的“ZBT-SRAM”（零總線周轉 SRAM），用于快速圖形存儲器。 為了與 DDR 和“quad”內存結合使用，還有在時鐘信號的兩個邊沿上傳輸更多數據的 SRAM； 在 1066 MHz 的時鐘頻率下，可以實現高達 144 Mibit（在組織 8 Mi×18 中）的大小。

作為一種數據容量相對較小的快速存儲器，SRAM 可用于需要快速訪問數據內容的任何地方，例如在處理器中用作緩存以及在數字或混合信號 IC（例如 FPGA）中用作芯片上的本地存儲器。

80 年代左右，微處理器需要 SRAM 作為外部存儲器，因為它們沒有板載存儲器。 典型的構建塊是 5101（仍然組織成四位，稱為半字節）、6116 和 6264。

此外，SRAM 還用于需要在沒有xxx電源的情況下保存數據內容長達數年的設備。 由于靜態（無內存訪問）的功耗在幾 nA 范圍內，因此小型備用電池（可能還有電容器）足以提供必要的電源電壓，例如用于存儲 BIOS 的 CMOS-RAM標準 PC 中的設置。電池可以被集成到內存模塊的芯片外殼中。