前端總線

在計算機技術中，前端總線（FSB）是主處理器（CPU）和北橋之間的接口。

更多具有集成內存控制器的現代處理器不再通過經典的 FSB 連接到北橋，而是通過超級傳輸 或 QPI 連接。

主內存（RAM）與顯卡的AGP插槽或PCI Express插槽通常通過北橋相連。 FSB 指定所有尋址組件的時鐘，可以使用分頻器和倍頻器更改（例如：處理器時鐘 = FSB × CPU 倍頻）。

通常，總線的時鐘頻率指定為前端總線的性能，與 DDR 或 QDR 總線對應的倍數。 另一方面，數據寬度或xxx傳輸速率通常不指定為特征。

在基于 Pentium 4、Pentium M 或 Intel Core 的系統中，前端總線使用 QDR 方法（四倍數據速率 = 四倍數據速率），每個時鐘信號傳輸四個數據包。 這個過程被英特爾的營銷部門稱為quadpumped，以便能夠更好更響亮地傳達這個技術特性。 然而，這也導致有關 FSB 時鐘頻率的信息不正確：這些處理器的 FSB 以 100 到 400 MHz 的時鐘頻率運行（“FSB 400”到“FSB 1600”），但通常被稱為 - 盡管錯誤地 - 作為 400 - 高達 1600-“MHz”-FSB，這引起了新詞“Marketing-Hz”。

AMD 對帶有 Socket A 的 FSB 或帶有 PowerPC G5 的 IBM 使用類似的過程：FSB 在 DDR 過程中運行（雙倍數據速率 = 兩倍數據速率）并在每個時鐘信號傳輸兩個數據包。 在這里，200 到 400“MHz”的 FSB 也經常被錯誤地提及，而實際上它們是 100 到 200 MHz 的 FSB（“FSB 200”到“FSB 400”）。

在 Socket 7、Socket 370 或更早版本等較舊的計算機系統中，FSB 以 SDR 方法（單一數據速率）運行，每個時鐘信號傳輸一個數據包。 諸如“FSB 100”之類的規格始終表示以 MHz 為單位的 FSB 時鐘頻率（此處為 100 MHz）。

用于英特爾酷睿 2 處理器和插槽 LGA775 的英特爾 4 系列芯片組家族的前端總線由 32 條地址線、64 條數據線以及控制和時鐘線組成。 地址線使用 DDR 方法操作（每個周期兩次傳輸），因此使用 32 條地址線，每個周期可以傳輸一個 64 位地址。 數據線在 QDR 過程中運行（每個周期四次傳輸）。 這意味著每個周期可以傳輸 4×64 = 256 位或 256/8 = 32 字節。 作為最小的內存單元，與芯片組一起使用的處理器在 RAM 之間傳輸高速緩存行（64 字節），這需要兩個時鐘。 該芯片組支持 200、266 或 333 MHz 的 FSB 時鐘，乘以 32 字節，這導致數據總線上的數據速率為 6.4 或 8.5 或xxx 10.6 GB/s。